



# 中华人民共和国国家标准

GB/T 40678—2021

---

## PXI 总线模块通用规范

General specification for PXI bus modules

2021-10-11 发布

2022-05-01 实施

---

国家市场监督管理总局  
国家标准化管理委员会 发布

## 目 次

前言 .....	III
1 范围 .....	1
2 规范性引用文件 .....	1
3 术语和定义、缩略语 .....	1
3.1 术语和定义 .....	1
3.2 缩略语 .....	1
4 技术要求 .....	2
4.1 外观及结构 .....	2
4.2 重量 .....	2
4.3 PXI 基本特性 .....	2
4.4 电源功耗限定 .....	4
4.5 模块特性 .....	4
4.6 模块与系统兼容性 .....	4
4.7 环境适应性 .....	4
4.8 电磁兼容性 .....	4
4.9 安全性 .....	5
4.10 可靠性 .....	5
5 测试方法 .....	5
5.1 外观及结构 .....	5
5.2 重量 .....	5
5.3 外形尺寸 .....	5
5.4 PXI 基本特性电路 .....	5
5.5 电源功耗 .....	6
5.6 模块特性 .....	6
5.7 模块与系统兼容性 .....	6
5.8 环境适应性 .....	7
5.9 电磁兼容性试验 .....	7
5.10 安全性试验 .....	8
5.11 可靠性试验 .....	8
5.12 标志和标识检查 .....	8
6 检验规则 .....	8
6.1 检验分类 .....	8
6.2 检验要求 .....	8

6.3	检验项目	9
6.4	鉴定检验	10
6.5	质量一致性检验	10
6.6	其他	11
7	标志、标识、包装、运输、贮存和随机文件	11
7.1	标志和标识	11
7.2	包装	12
7.3	运输和贮存	12
7.4	随机文件	12
附录 A (规范性附录)	PXI 总线模块印制板尺寸要求	13
附录 B (规范性附录)	PXI 总线模块前面板结构要求	15
附录 C (规范性附录)	PXI 总线接口定义	17
参考文献		27

## 前 言

本标准按照 GB/T 1.1—2009 给出的规则起草。

本标准由中华人民共和国工业和信息化部提出。

本标准由全国电子测量仪器标准化技术委员会(SAC/TC 153)归口。

本标准起草单位:北京航天测控技术有限公司。

本标准主要起草人:胡志臣、文华均、于功敬、周建军、毛新、张小廷、杨立杰、郑义、韦建荣、许葳稚。

# PXI 总线模块通用规范

## 1 范围

本标准规定了 PXI 总线模块的技术要求、测试方法和检验规则、标志、标识、包装、运输、贮存和随机文件等。

本标准适用于 PXI 总线系统控制器和仪器模块产品(以下简称模块)生产、检验、验收。

## 2 规范性引用文件

下列文件对于本文件的应用是必不可少的。凡是注日期的引用文件,仅注日期的版本适用于本文件。凡是不注日期的引用文件,其最新版本(包括所有的修改单)适用于本文件。

GB 4793.1—2007 测量、控制和实验室用电气设备的安全要求 第 1 部分:通用要求

GB 4824—2019 工业、科学和医疗设备 射频骚扰特性 限制和测量方法

GB/T 6587—2012 电子测量仪器通用规范

GB/T 11463—1989 电子测量仪器可靠性试验

GB/T 17626.2—2018 电磁兼容 试验和测量技术 静电放电抗扰度试验

GB/T 17626.3—2016 电磁兼容 试验和测量技术 射频电磁场辐射抗扰度试验

GB/T 17626.4—2018 电磁兼容 试验和测量技术 电快速瞬变脉冲群抗扰度试验

GB/T 17626.6—2017 电磁兼容 试验和测量技术 射频场感应的传导骚扰抗扰度

GB/T 18268.1—2010 测量、控制和实验室用的电设备 电磁兼容性要求 第 1 部分:通用要求

## 3 术语和定义、缩略语

### 3.1 术语和定义

GB/T 6587—2012 界定的以及下列术语和定义适用于本文件。

#### 3.1.1

##### **PXI 局部总线 PXI local bus**

PXI 总线模块插槽与左右邻槽相连的菊花链式总线,具有 13 条线总线宽度,既可以传递模拟信号,也可以进行高速边带通信。

### 3.2 缩略语

下列缩略语适用于本文件。

DMA:直接存储器访问(Direct Memory Access)

IVI:可互换虚拟仪器(Interchangeable Virtual Instruments)

PCI:一种插卡式计算机外设互联总线(Peripheral Component Interconnect)

PXI:面向仪器领域的 PCI 总线扩展(PCI eXtensions for Instrumentation)

VISA:虚拟仪器软件结构(Virtual Instrument Software Architecture)

## 4 技术要求

### 4.1 外观及结构

模块的外观与结构应符合以下要求：

- a) 模块外观应无机械损伤和镀涂损坏现象；
- b) 结构应完整,各种连接器应完好,与对接端连接应可靠；
- c) 助拔器应可靠。

### 4.2 重量

模块的重量应在产品规范中规定。

### 4.3 PXI 基本特性

#### 4.3.1 外形尺寸

##### 4.3.1.1 机械尺寸

模块机械尺寸应符合以下要求：

- a) 3U 模块印制板:100 mm×160 mm(高×深),模块尺寸详细要求见附录 A 中图 A.1；
- b) 6U 模块印制板:233.35 mm×160 mm(高×深),模块尺寸详细要求见图 A.2；
- c) 单槽宽度模块的最大宽度应不超过 20.32 mm；
- d) N 槽宽度模块的最大宽度应不超过  $N \times 20.32$  mm。

##### 4.3.1.2 前面板

模块前面板尺寸及结构应符合以下要求：

- a) 单槽宽度的模块前面板宽度应不超过 20.00 mm；
- b) N 槽宽度的模块前面板宽度应不超过  $20.00 \text{ mm} + (N - 1) \times 20.32 \text{ mm}$ ；
- c) 3U 模块一般应在其前面板下部安装一个助拔器,前面板长度(包括助拔器)应为  $128.7_{-0.3}^0 \text{ mm}$ ,前面板结构详细要求见附录 B 中图 B.1；
- d) 6U 模块一般应在其前面板上、下部各安装一个助拔器,前面板高度(包括助拔器)应为  $262.05_{-0.3}^0 \text{ mm}$ ,前面板结构详细要求见图 B.2。

##### 4.3.2 PXI 总线接口

除产品规范另有规定,模块所配置的连接器和接口定义应符合表 1 规定。其他接口特性应符合以下要求：

- a) 模块单次读写、批量读写、中断、DMA 传输时序参见《PCI 局部总线规范》第 2.3 版中 3.2~3.9 的相关规定；
- b) 模块产品规范应给出 PXI 总线位宽度；
- c) 配置 I/O 空间的模块应提供占用系统 I/O 资源信息。

表 1 PXI 总线模块接口配置及定义

连接器	3U PXI 总线模块			6U PXI 总线模块			连接器引脚定义		
	控制器 模块	定时仪器 模块	仪器模块 (除定时 仪器模块)	控制器 模块	定时仪器 模块	仪器模块 (除定时 仪器模块)	控制器 模块	定时仪器 模块	仪器模块 (除定时 仪器模块)
J1	●	●	●	●	●	●	见附录 C 表 C.1 或 表 C.2	表 C.3 或 表 C.4	表 C.5 或 表 C.6
J2	●	●	○	●	●	○			
J3	—	—	—	○	○	○	产品规范规定		
J4	—	—	—	○	○	○	同 J1	同 J1	同 J1
J5	—	—	—	○	○	○	同 J2	同 J2	同 J2

注：●应配置的连接器的；○有要求时应配置的连接器的；—无需配置的连接器的。

#### 4.3.3 生产厂商及设备识别

模块应配置厂商识别寄存器、设备识别寄存器，并录入模块的生产厂商、设备代码等信息。

#### 4.3.4 触发功能

支持背板触发功能的模块，应在产品规范中明确其使用的背板触发信号及特性，说明触发电平、触发逻辑及脉冲宽度。

#### 4.3.5 触发同步精度

具有模块内部或模块间触发同步要求的模块，产品规范中应给出同步精度。

#### 4.3.6 最大传输速率

具有大数据量传输的模块，产品规范中应给出模块支持的最高数据传输速率。

#### 4.3.7 PXI 局部总线

使用 PXI 局部总线的模块，产品规范中应给出 PXI 局部总线信号线定义及使用要求。

#### 4.3.8 软件要求

##### 4.3.8.1 软件环境

PXI 总线系统控制器制造商应在控制器产品规范中规定使用的操作系统，并提供相应的操作系统。

##### 4.3.8.2 系统描述文件

PXI 总线系统控制器制造商应为其所支持的每种操作系统配置提供系统描述文件，还应提供可管理系统描述文件的资源管理工具。

##### 4.3.8.3 驱动程序

模块制造商应至少配备以下一种模块驱动程序，而且能够满足正常开发运行环境下调用的要求，符

合 IVI 类规范的模块还应提供模块的 IVI 驱动程序和 IVI 共享包：

- a) 基于 VISA 的仪器驱动程序；
- b) 基于操作系统下的设备驱动程序和基于该设备驱动程序基础上的仪器驱动程序。

#### 4.3.8.4 操作程序

模块制造商应提供基于仪器驱动程序的交互式软件操作程序，操作程序应能控制模块的全部功能，操作程序帮助菜单下应提供使用说明。

#### 4.4 电源功耗限定

模块使用的所有电源功耗应在产品规范中规定。3U 和不使用 J4、J5 插座的 6U 模块电源功耗应符合表 2 要求。使用 J4、J5 插座的 6U 仪器模块最大功耗是 3U 模块的两倍。

表 2 模块电源功耗

电压 V	PXI 总线模块电源功率 W	
	控制器模块	3U 仪器模块
5	<30	<10
3.3	<19.8	<6.6
+12	<6	<6
-12	<3	<3

#### 4.5 模块特性

模块特性分为主要功能性能和非主要功能性能指标，应由产品规范规定。

#### 4.6 模块与系统兼容性

4.6.1 模块应兼容符合标准的 PXI 总线机箱、控制器以及仪器模块，工作中其电气性能和时序特性应不受其他模块的影响，也应不影响其他模块。

4.6.2 模块驱动程序应与符合 PXI 总线标准的模块的驱动程序兼容，运行时应与符合 PXI 总线标准的模块构建系统且兼容。

#### 4.7 环境适应性

模块应符合 GB/T 6587—2012 中 4.7 温度试验、湿度试验、振动试验和冲击试验 4 项环境适应性要求。如用户有特殊环境适应性要求，应在产品规范中规定。

#### 4.8 电磁兼容性

模块电磁兼容性应符合 GB/T 18268.1—2010 的规定，电磁兼容性测试项目及测试要求应按表 3 的规定执行。有特定使用环境要求的模块，裁剪或增加项目应在模块产品规范中规定。

表 3 模块电磁兼容性测试项目及测试要求

测试项目	测试要求
电源端骚扰	按照 GB 4824—2019 的规定,其中频率 150 kHz~30 MHz,符合 1 组 B 类设备电压限值要求
射频场感应的传导骚扰抗扰度	按照 GB/T 17626.6—2017 的规定,其中试验等级为 2 级,有效值为 3 V;频率 150 kHz~80 MHz;1 kHz 正弦波 80%调幅度
电快速瞬变脉冲群抗扰度	按照 GB/T 17626.4—2018 的规定,其中试验等级为 3 级,交流线 2 kV 信号,控制及直流线 1 kV,上升时间 $T_r=5$ ns,保持时间 $T_h=50$ ns,重复频率 100 kHz
电磁辐射骚扰	工作频率不高于 1 000 MHz 的模块按照 GB 4824—2019 的规定,频率:30 MHz~1 000 MHz,符合 1 组 B 类设备电磁辐射骚扰限值要求。工作频率高于 1 000 MHz 的模块由产品规范规定
电磁辐射抗扰度	工作频率不高于 1 000 MHz 的模块按照 GB/T 17626.3—2016 的规定,试验等级为 2 级,场强 3 V/m;频率范围:80 MHz~1 000 MHz;1 kHz 正弦波 80%调幅度。工作频率高于 1 000 MHz 由产品规范规定
静电放电抗扰度	按照 GB/T 17626.2—2018 的规定,试验等级为 3 级,6 kV 接触放电;8 kV 空气放电

#### 4.9 安全性

安全性应符合以下要求:

- a) 模块进行安全认证时,应符合 GB 4793.1—2007 的要求;
- b) 模块端子有绝缘要求时,应在产品规范中规定绝缘电阻。

#### 4.10 可靠性

产品规范应规定模块最低的可靠性要求。除非另有规定,应给出模块平均故障间隔时间(MTBF)的检验下限值  $m_1$  值。

### 5 测试方法

#### 5.1 外观及结构

目测检查产品外观及结构。

#### 5.2 重量

用经过计量的衡器称量模块的重量。

#### 5.3 外形尺寸

用符合测量精度要求的量具测量模块的高度、深度、宽度以及前面板的长度(包括助拔器)和宽度。

#### 5.4 PXI 基本特性电路

##### 5.4.1 PXI 总线接口

PXI 总线接口检验应符合以下要求:

- a) 在标准 PXI 总线机箱、PXI 总线模块及软件环境构建的功能正常的测试系统中进行；
- b) 测试系统中应包括主从功能、DMA 功能、中断功能等不同功能的 PXI 总线模块产品；
- c) 将受试模块插入测试系统的 PXI 总线机箱中，对该模块进行功能性能测试，测试内容包括：PXI 总线单次读写、批量读写、中断、DMA 传输等。

#### 5.4.2 生产厂商及设备识别

通过 VISA 交互式工具或使用其他方式访问模块的配置寄存器，查看模块的产品信息。

#### 5.4.3 触发功能

触发功能检验按照接收或发送触发信号分为以下两种情况：

- a) 接收触发信号特性检验：设定模块进入触发就绪状态，输入规定的触发信号，测试可被触发的操作是否有效。
- b) 发送触发信号特性检验：设置模块触发功能，启动触发信号，通过满足精度要求的示波器测试触发信号的电平、高低逻辑以及脉冲宽度。

#### 5.4.4 触发同步精度

设定 PXI 总线模块进入触发就绪状态，输入规定的触发信号，使用满足精度要求的示波器测试模块各个通道间或模块间触发后开始执行操作的时间差。

#### 5.4.5 最大传输速率

最大传输率检验应连续对单一受试模块进行数据传输测试，测试数据总量应达到 1 GB 量级，计算最大传输速率。

#### 5.4.6 PXI 局部总线

PXI 局部总线检验方法由产品规范规定。

#### 5.4.7 软件

在 PXI 总线控制器和机箱构建的系统及软件环境中，安装模块的驱动和软面板操作程序，通过软面板操作程序应能控制模块的全部功能，并且在软面板帮助菜单下有使用说明。

### 5.5 电源功耗

检验模块电源功耗时，将电流表串入模块使用的电压电源上，使模块按边缘性能指标进行正常工作，此时通过测试每路电源的电流，按公式(1)计算出模块正常工作时电源功耗。

$$P = UI \quad \dots\dots\dots(1)$$

式中：

- $P$  ——功率，单位为瓦(W)；
- $U$  ——电压，单位为伏(V)；
- $I$  ——电流，单位为安(A)。

### 5.6 模块特性

模块特性检验方法由产品规范规定。

### 5.7 模块与系统兼容性

模块与系统兼容性测试应符合以下要求：

- a) 系统兼容性测试系统应包含至少 3 个制造商的 PXI 总线模块产品；
- b) 模块可包括主从功能、IO 空间、Memory 空间、DMA 功能、中断功能等；
- c) 将受试模块替代测试系统中同类型模块，安装模块驱动程序，调用系统中所有模块的相关函数，对系统中所有模块进行功能性能测试；
- d) 测试内容包括：PXI 总线单次读写、批量读写、中断、DMA 传输等。

## 5.8 环境适应性

### 5.8.1 温度试验

将受试模块插入试验工装构成测试系统，将系统整体置入受试环境，按 GB/T 6587—2012 中 5.9.1 的规定进行。

### 5.8.2 湿度试验

将受试模块插入试验工装构成测试系统，将系统整体置入受试环境，按 GB/T 6587—2012 中 5.9.2 的规定进行。

### 5.8.3 振动试验

将受试模块插入试验工装构成测试系统，用夹具将系统固定在振动台上，按 GB/T 6587—2012 中 5.9.3 的规定进行。

### 5.8.4 冲击试验

将受试模块插入试验工装构成测试系统，用夹具将系统固定在冲击台上，按 GB/T 6587—2012 中 5.9.4 的规定进行。

### 5.8.5 特殊环境试验

特殊环境试验的实施由产品规范规定。

## 5.9 电磁兼容性试验

### 5.9.1 电源端骚扰试验

模块置于试验工装内一起受试，试验设备、方案、方法及操作应符合 GB 4824—2019 中 B 类的要求，试验结果在规定限值内则测试合格。

### 5.9.2 电磁辐射骚扰试验

模块置于试验工装内一起受试，在正常工作状态下按 GB 4824—2019 的相关规定进行试验。试验结果应符合 GB 4824—2019 中 B 类的要求。当环境电平加上受试模块发射的电磁辐射骚扰值不超过规定的限值，则认为受试模块已满足规定的限值，测试合格。当环境电平加上受试模块发射的电磁辐射骚扰值超过规定的限值，则按 GB 4824—2019 中 7.2 进行处理。

### 5.9.3 静电放电抗扰度、电磁辐射抗扰度、电快速瞬变脉冲群抗扰度、射频场感应的传导骚扰抗扰度试验

模块置于试验工装内一起受试，试验设备、方案、方法及操作应分别符合 GB/T 17626.2—2018、GB/T 17626.3—2016、GB/T 17626.4—2018、GB/T 17626.6—2017 的要求。如果模块在整个试验期间功能正常，并且在试验结束后，模块满足产品规范中规定的性能指标要求，则表明试验合格。

## 5.10 安全性试验

订购方有要求时,模块应按 GB 4793.1—2007 的规定进行强制性安全认证试验。端子有绝缘要求时,使用相应试验装置在测试点和机壳地之间施加产品规范中规定的电压,稳定 5 s 后读取绝缘电阻测量值。

## 5.11 可靠性试验

模块的可靠性试验按照 GB/T 6587—2012 中 5.13 的规定进行。

## 5.12 标志和标识检查

采用目测。

# 6 检验规则

## 6.1 检验分类

本标准规定的检验分为鉴定检验和质量一致性检验。

## 6.2 检验要求

### 6.2.1 基准工作条件

基准工作条件应符合 GB/T 6587—2012 中 5.1 的要求。

### 6.2.2 检验条件

检验条件应符合以下要求:

- a) 温度:15 °C~35 °C;
- b) 相对湿度:25%~75%;
- c) 大气压力:86 kPa~106 kPa;
- d) 状态:模块正常工作位置。

### 6.2.3 检验工装设备

#### 6.2.3.1 检验设备

用于检验的测量仪器仪表和设备应按国家有关计量检定规程或相关标准,经检定、校准或计量合格,并在有效期内。

#### 6.2.3.2 工装设备

工装设备包括测试工装和试验工装,测试工装包括测试电缆、PXI 总线控制器和 PXI 总线机箱等,试验工装包括试验电缆、PXI 总线控制器、PXI 总线机箱、夹具等;测试工装和试验工装应经检验合格。

### 6.2.4 预热要求

对于接通电源后有预热要求或稳定周期要求的模块,正式测量和观察应在产品规范规定的时间之后进行。

## 6.2.5 缺陷判定

缺陷判定应在产品规范中规定,并符合 GB/T 6587—2012 中的规定。鉴定检验、质量一致性检验不准许出现致命缺陷。

## 6.3 检验项目

见表 4。

表 4 检验项目

项目 序号	检验项目	鉴定检验	质量一致性检验						技术要求 章条号	检验方法 章条号
			A 组	B 组	C 组	D 组	E 组	F 组		
1	外观及结构	●	●	—	—	—	—	—	4.1	5.1
2	标志和标识	●	●	—	—	—	—	—	7.1	5.12
3	安全试验	●	●	—	—	—	—	—	4.9	5.10
4	PXI 总线接口	●	●	—	—	—	—	—	4.3.2	5.4.1
5	生产厂商及设备识别	●	●	—	—	—	—	—	4.3.3	5.4.2
6	触发功能	●	○	—	—	—	—	—	4.3.4	5.4.3
7	触发同步精度	●	○	—	—	—	—	—	4.3.5	5.4.4
8	最大传输速率	●	○	—	—	—	—	—	4.3.6	5.4.5
9	PXI 局部总线	●	○	—	—	—	—	—	4.3.7	5.4.6
10	软件	●	○	—	—	—	—	—	4.3.8	5.4.7
11	电源功耗	●	○	—	—	—	—	—	4.4	5.5
12	主要功能性能	●	●	—	—	—	—	●	4.5	5.6
13	非主要功能性能	●	—	●	—	—	—	—	4.5	5.6
14	模块与系统兼容性	●	○	—	—	—	—	—	4.6	5.7
15	温度试验	●	—	—	●	—	—	—	4.7	5.8.1
16	湿度试验	●	—	—	●	—	—	—	4.7	5.8.2
17	振动试验	●	—	—	●	—	—	—	4.7	5.8.3
18	冲击试验	●	—	—	●	—	—	—	4.7	5.8.4
19	外形尺寸	●	—	—	—	—	○	—	4.3.1	5.3
20	重量	●	—	—	—	—	○	—	4.2	5.2
21	电磁兼容性试验	●	—	—	—	○	—	—	4.8	5.9
22	特殊环境试验	●	—	—	—	○	—	—	4.7	5.8.5
23	可靠性试验	●	—	—	—	—	—	○	4.10	5.11

注：●应进行检验的项目(不适用的除外)；○有需要时,进行检验的项目；—不进行检验的项目。

## 6.4 鉴定检验

### 6.4.1 鉴定检验项目

鉴定检验项目应符合表 4 规定。

### 6.4.2 抽样方案

在表 4 检验项目栏中,应按下列块数抽取试验样本:

- a) 项目 1~项目 14 随机抽取 5 块样本进行;
- b) 样本的抽取:小于 10 块的产品全部完成后抽取,大于 10 块的产品完成 10 块后抽取;
- c) 项目 15~项目 18,由 1~14 项检验合格的样本中随机抽取 2 块样本进行;
- d) 项目 19~项目 21,由 1~14 项检验合格的样本中随机抽取 1 块进行;
- e) 项目 22,由 1~14 项检验合格的样本中随机抽取 1 块进行;
- f) 项目 23,按 GB/T 11463 进行抽样。

### 6.4.3 鉴定检验合格判据

当所有检验项目均满足第 4 章和第 7 章要求,符合产品规范规定的鉴定检验合格判据,则判定检验合格。

## 6.5 质量一致性检验

### 6.5.1 质量一致性检验项目

除产品规范另有规定,按表 4 中规定的项目分为 A、B、C、D、E、F 组进行检验。

### 6.5.2 A 组检验

6.5.2.1 A 组检验是对检验批的全部产品进行的非破坏性检验,检查最易受工艺或生产技能变化影响的性能特性,以及对操作控制等的安全特性要求。

6.5.2.2 每批模块均应按照表 4 规定的检验项目逐块进行。

6.5.2.3 进行 A 组检验的批,其批质量表示方法以每百单位产品不合格数或每百单位产品缺陷数表示,每百单位产品不合格数和缺陷数量由产品规范规定,缺陷数一般不应大于 20;或者,不合格品数不应大于 5。而且不准许有致命缺陷。

6.5.2.4 对照项目规定要求,并累计缺陷数或不合格品数,以批质量表示方法计算该批为合格或不合格。判为合格批,剔除批中出现的不合格品,修复成合格品,整批接收;判为不合格批,整批拒接,由承制方修复合格后重新交付检验。

### 6.5.3 B 组检验

6.5.3.1 B 组检验是对模块的非主要特性实施的抽样检验。

6.5.3.2 在已通过 A 组检验的产品中,按照 GB/T 6587—2012 中 6.4.3.2 的规定进行抽样。

6.5.3.3 B 组检验合格判据按照 GB/T 6587—2012 中 6.4.3.3 的规定。

### 6.5.4 C 组检验

6.5.4.1 C 组检验是对模块的环境适应性的周期检查试验,目的在于判定模块的生产是否持续稳定。

6.5.4.2 除非另有规定,批量生产的产品,其生产间断时间大于 6 个月时,每批都应进行 C 组检验;连续生产的产品,每年应进行一次 C 组检验;改变主要设计、工艺、元器件及材料时进行 C 组检验。

6.5.4.3 C组检验的样品,按照 GB/T 6587—2012 中 6.4.4.3 和 6.4.4.4 的规定进行抽样。

6.5.4.4 C组检验合格判据按照 GB/T 6587—2012 中 6.4.4.5~6.4.4.7 的规定。

### 6.5.5 D组检验

6.5.5.1 D组检验是对模块产品进行电磁兼容性和特殊环境试验。

6.5.5.2 D组检验样品应在通过 A 组和 B 组检验的产品中随机抽取,除非产品规范另有规定,其抽样方法同 C 组检验。

6.5.5.3 除非产品规范另有规定,与 C 组检验合格判据相同。电磁兼容性试验不合格应拒收该批产品。

### 6.5.6 E组检验

E组检验是对模块进行可维修性试验。在 A 组和 B 组检验合格的产品中随机抽取一块样本进行。试验方法及合格判据由相关标准和产品规范规定。

### 6.5.7 F组检验

6.5.7.1 F组试验是对模块的可靠性验收试验,目的是验证模块是否达到规定的可靠性要求。

6.5.7.2 除非产品规范另有规定,F组检验样品应按 GB/T 6587—2012 中 6.4.7 的规定进行可靠性试验。

6.5.7.3 试验样品应在已通过 A 组和 B 组检验的产品中随机抽取。产品规范应按 GB/T 11463 中规定选取样品数量。

6.5.7.4 F组检验合格判据按照 GB/T 11463—1989 中第 7 章和第 8 章的规定。

### 6.5.8 接收与拒收

6.5.8.1 提交检验的模块,应 A 组、B 组、C 组、F 组检验均合格才能接收。

6.5.8.2 若 A 组、C 组重新提交检验仍不合格的模块,和 F 组检验不合格的模块,则应停止检验和接收。

## 6.6 其他

6.6.1 经过 C 组或 D 组中的特殊环境试验的样本不应作为正品出厂。

6.6.2 经过可靠性试验的样本,应对其寿命终了和(或)接近终了的元器件给予更换,并经检验合格后才能按正品出厂。

## 7 标志、标识、包装、运输、贮存和随机文件

### 7.1 标志和标识

#### 7.1.1 标志

##### 7.1.1.1 符号

符号应符合以下要求:

- a) 应采用标准符号标志特定电路应用的每一个部分;
- b) 超小型及不可修复的配件不需要用标准符号来标志。

#### 7.1.1.2 警示标志

模块的警示标志应符合 GB 4793.1—2007 中 5.2 的规定。

#### 7.1.1.3 前面板标志

模块的前面板的上部应标志模块的型号、名称，I/O 信号连接器应标志连接器标号。

#### 7.1.1.4 助拔器标志

模块的助拔器上应有“PXI”字样标志。

#### 7.1.2 外包装标志

包装箱上应标志以下内容：

- a) 厂名、商标、厂址；
- b) 型号、名称；
- c) 装箱年、月；
- d) 其他标志应由产品规范规定。

#### 7.1.3 标识

模块上的识别信息由产品规范规定。识别信息应标志在模块的印制电路板上，识别内容应包括以下规定的项目：

- a) 承制方标识；
- b) 模块型号；
- c) 模块名称；
- d) 模块生产序列号。

#### 7.2 包装

应在产品规范中对内包装物和外包装箱的材料作出具体规定。

#### 7.3 运输和贮存

应在产品规范中规定产品的运输及贮存要求。

#### 7.4 随机文件

模块随机文件由产品规范根据 GB/T 6587—2012 中 7.1 的要求详细规定。具体如下：

- a) 产品合格证；
- b) 产品使用说明书；
- c) 装箱单；
- d) 软件驱动程序；
- e) 其他有关技术资料等。

附录 A  
(规范性附录)  
PXI 总线模块印制板尺寸要求

A.1 3U PXI 总线模块印制板尺寸要求见图 A.1。

单位为毫米




图 A.1 3U PXI 总线模块印制板尺寸

A.2 6U PXI 总线模块印制板尺寸要求见图 A.2。

单位为毫米




图 A.2 6U PXI 总线模块印制板尺寸

附录 B  
(规范性附录)

PXI 总线模块前面板结构要求

B.1 3U PXI 总线模块前面板结构要求及助拔器安装要求见图 B.1。

单位为毫米




图 B.1 3U PXI 总线模块前面板

B.2 6U PXI 总线模块前面板结构要求及助拔器安装要求见图 B.2。

单位为毫米




图 B.2 6U PXI 总线模块前面板

附 录 C  
(规范性附录)  
PXI 总线接口定义

C.1 PXI 总线系统控制器 32 位总线信号引脚定义见表 C.1。

表 C.1 PXI 总线系统控制器 32 位总线信号引脚定义

引脚	Z	A	B	C	D	E	F	连接器
22	GND	GA4	GA3	GA2	GA1	GA0	GND	J2
21	GND	CLK6	GND	RSV	RSV	RSV	GND	
20	GND	CLK5	GND	RSV	GND	RSV	GND	
19	GND	GND	GND	SMB_SDA	SMB_SCL	SMB_ALERT #	GND	
18	GND	<b>PXI_TRIG3</b>	<b>PXI_TRIG4</b>	<b>PXI_TRIG5</b>	GND	<b>PXI_TRIG6</b>	GND	
17	GND	<b>PXI_TRIG2</b>	GND	PRST #	REQ6 #	GNT6 #	GND	
16	GND	<b>PXI_TRIG1</b>	<b>PXI_TRIG0</b>	DEG #	GND	<b>PXI_TRIG7</b>	GND	
15	GND	<b>PXI_BRSVA15</b>	GND	FAL #	REQ5 #	GNT5 #	GND	
14	GND	BP(I/O)	BP(I/O)	BP(I/O)	GND	BP(I/O)	GND	
13	GND	BP(I/O)	GND	V(I/O)	BP(I/O)	BP(I/O)	GND	
12	GND	BP(I/O)	BP(I/O)	BP(I/O)	GND	BP(I/O)	GND	
11	GND	BP(I/O)	GND	V(I/O)	BP(I/O)	BP(I/O)	GND	
10	GND	BP(I/O)	BP(I/O)	BP(I/O)	GND	BP(I/O)	GND	
9	GND	BP(I/O)	GND	V(I/O)	BP(I/O)	BP(I/O)	GND	
8	GND	BP(I/O)	BP(I/O)	BP(I/O)	GND	BP(I/O)	GND	
7	GND	BP(I/O)	GND	V(I/O)	BP(I/O)	BP(I/O)	GND	
6	GND	BP(I/O)	BP(I/O)	BP(I/O)	GND	BP(I/O)	GND	
5	GND	BP(I/O)	64EN #	V(I/O)	BP(I/O)	BP(I/O)	GND	
4	GND	V(I/O)	<b>PXI_BRSVB4</b>	BP(I/O)	GND	BP(I/O)	GND	
3	GND	CLK4	GND	GNT3 #	REQ4 #	GNT4 #	GND	
2	GND	CLK2	CLK3	SYSEN #	GNT2 #	REQ3 #	GND	
1	GND	CLK1	GND	REQ1 #	GNT1 #	REQ2 #	GND	
25	GND	5 V	REQ64 #	ENUM #	3.3 V	5 V	GND	J1
24	GND	AD[1]	5 V	V(I/O)	AD[0]	ACK64 #	GND	
23	GND	3.3 V	AD[4]	AD[3]	5 V	AD[2]	GND	
22	GND	AD[7]	GND	3.3 V	AD[6]	AD[5]	GND	
21	GND	3.3 V	AD[9]	AD[8]	M66EN	C/BE[0] #	GND	
20	GND	AD[12]	GND	V(I/O)	AD[11]	AD[10]	GND	
19	GND	3.3 V	AD[15]	AD[14]	GND	AD[13]	GND	

表 C.1 (续)

引脚	Z	A	B	C	D	E	F	连接器
18	GND	SERR #	GND	3.3 V	PAR	C/BE[1] #	GND	J1
17	GND	3.3 V	IPMB_SCL	IPMB_SDA	GND	PERR #	GND	
16	GND	DEVSEL #	GND	V(I/O)	STOP #	LOCK #	GND	
15	GND	3.3 V	FRAME #	IRDY #	GND	TRDY #	GND	
14~ 12	Key Area							
11	GND	AD[18]	AD[17]	AD[16]	GND	C/BE[2] #	GND	
10	GND	AD[21]	GND	3.3 V	AD[20]	AD[19]	GND	
9	GND	C/BE[3] #	IDSEL	AD[23]	GND	AD[22]	GND	
8	GND	AD[26]	GND	V(I/O)	AD[25]	AD[24]	GND	
7	GND	AD[30]	AD[29]	AD[28]	GND	AD[27]	GND	
6	GND	REQ #	GND	3.3 V	CLK0	AD[31]	GND	
5	GND	BRSVP1A5	BRSVP1B5	RST #	GND	GNT #	GND	
4	GND	IPMB_PWR	HEALTHY #	V(I/O)	INTP	INTS	GND	
3	GND	INTA #	INTB #	INTC #	5 V	INTD #	GND	
2	GND	TCK	5 V	TMS	TDO	TDI	GND	
1	GND	5 V	-12 V	TRST #	+12 V	5 V	GND	

C.2 PXI 总线系统控制器 64 位总线信号引脚定义见表 C.2。

表 C.2 PXI 总线系统控制器 64 位总线信号引脚定义

引脚	Z	A	B	C	D	E	F	连接器
22	GND	GA4	GA3	GA2	GA1	GA0	GND	J2
21	GND	CLK6	GND	RSV	RSV	RSV	GND	
20	GND	CLK5	GND	RSV	GND	RSV	GND	
19	GND	GND	GND	SMB_SDA	SMB_SCL	SMB_ALERT #	GND	
18	GND	<b>PXI_TRIG3</b>	<b>PXI_TRIG4</b>	<b>PXI_TRIG5</b>	GND	<b>PXI_TRIG6</b>	GND	
17	GND	<b>PXI_TRIG2</b>	GND	PRST #	REQ6 #	GNT6 #	GND	
16	GND	<b>PXI_TRIG1</b>	<b>PXI_TRIG0</b>	DEG #	GND	<b>PXI_TRIG7</b>	GND	
15	GND	<b>PXI_BRSVA15</b>	GND	FAL #	REQ5 #	GNT5 #	GND	
14	GND	AD[35]	AD[34]	AD[33]	GND	AD[32]	GND	
13	GND	AD[38]	GND	V(I/O)	AD[37]	AD[36]	GND	
12	GND	AD[42]	AD[41]	AD[40]	GND	AD[39]	GND	
11	GND	AD[45]	GND	V(I/O)	AD[44]	AD[43]	GND	
10	GND	AD[49]	AD[48]	AD[47]	GND	AD[46]	GND	

表 C.2 (续)

引脚	Z	A	B	C	D	E	F	连接器	
9	GND	AD[52]	GND	V(I/O)	AD[51]	AD[50]	GND	J2	
8	GND	AD[56]	AD[55]	AD[54]	GND	AD[53]	GND		
7	GND	AD[59]	GND	V(I/O)	AD[58]	AD[57]	GND		
6	GND	AD[63]	AD[62]	AD[61]	GND	AD[60]	GND		
5	GND	C/BE[5] #	64EN #	V(I/O)	C/BE[4] #	PAR64	GND		
4	GND	V(I/O)	<b>PXI_BRSVB4</b>	C/BE[7] #	GND	C/BE[6] #	GND		
3	GND	CLK4	GND	GNT3 #	REQ4 #	GNT4 #	GND		
2	GND	CLK2	CLK3	SYSEN #	GNT2 #	REQ3 #	GND		
1	GND	CLK1	GND	REQ1 #	GNT1 #	REQ2 #	GND		
25	GND	5 V	REQ64 #	ENUM #	3.3 V	5 V	GND	J1	
24	GND	AD[1]	5 V	V(I/O)	AD[0]	ACK64 #	GND		
23	GND	3.3 V	AD[4]	AD[3]	5 V	AD[2]	GND		
22	GND	AD[7]	GND	3.3 V	AD[6]	AD[5]	GND		
21	GND	3.3 V	AD[9]	AD[8]	M66EN	C/BE[0] #	GND		
20	GND	AD[12]	GND	V(I/O)	AD[11]	AD[10]	GND		
19	GND	3.3 V	AD[15]	AD[14]	GND	AD[13]	GND		
18	GND	SERR #	GND	3.3 V	PAR	C/BE[1] #	GND		
17	GND	3.3 V	IPMB_SCL	IPMB_SDA	GND	PERR #	GND		
16	GND	DEVSEL #	GND	V(I/O)	STOP #	LOCK #	GND		
15	GND	3.3 V	FRAME #	IRDY #	GND	TRDY #	GND		
14~ 12	Key Area								
11	GND	AD[18]	AD[17]	AD[16]	GND	C/BE[2] #	GND		
10	GND	AD[21]	GND	3.3 V	AD[20]	AD[19]	GND		
9	GND	C/BE[3] #	IDSEL	AD[23]	GND	AD[22]	GND		
8	GND	AD[26]	GND	V(I/O)	AD[25]	AD[24]	GND		
7	GND	AD[30]	AD[29]	AD[28]	GND	AD[27]	GND		
6	GND	REQ #	GND	3.3 V	CLK0	AD[31]	GND		
5	GND	BRSVP1A5	BRSVP1B5	RST #	GND	GNT0 #	GND		
4	GND	IPMB_PWR	HEALTHY #	V(I/O)	INTP	INTS	GND		
3	GND	INTA #	INTB #	INTC #	5 V	INTD #	GND		
2	GND	TCK	5 V	TMS	TDO	TDI	GND		
1	GND	5 V	-12 V	TRST #	+12 V	5 V	GND		

C.3 PXI 总线定时仪器模块 32 位总线信号引脚定义见表 C.3。

表 C.3 PXI 总线定时仪器模块 32 位总线信号引脚定义

引脚	Z	A	B	C	D	E	F	连接器
22	GND	GA4	GA3	GA2	GA1	GA0	GND	J2
21	GND	PXI_LBR0	RSV	PXI_LBR1	PXI_LBR2	PXI_LBR3	GND	
20	GND	PXI_LBR4	PXI_LBR5	PXI_STAR0	GND	PXI_STAR1	GND	
19	GND	PXI_STAR2	RSV	PXI_STAR3	PXI_STAR4	PXI_STAR5	GND	
18	GND	PXI_TRIG3	PXI_TRIG4	PXI_TRIG5	GND	PXI_TRIG6	GND	
17	GND	PXI_TRIG2	GND	RSV	PXI_CLK10_IN	PXI_CLK10	GND	
16	GND	PXI_TRIG1	PXI_TRIG0	RSV	GND	PXI_TRIG7	GND	
15	GND	PXI_BRSVA15	GND	RSV	PXI_STAR6	PXI_LBR6	GND	
14	GND	RSV	RSV	RSV	GND	RSV	GND	
13	GND	RSV	GND	V(I/O)	RSV	RSV	GND	
12	GND	RSV	RSV	RSV	GND	RSV	GND	
11	GND	RSV	GND	V(I/O)	RSV	RSV	GND	
10	GND	RSV	RSV	RSV	GND	RSV	GND	
9	GND	RSV	GND	V(I/O)	RSV	RSV	GND	
8	GND	RSV	RSV	RSV	GND	RSV	GND	
7	GND	RSV	GND	V(I/O)	RSV	RSV	GND	
6	GND	RSV	RSV	RSV	GND	RSV	GND	
5	GND	RSV	64EN#	V(I/O)	RSV	RSV	GND	
4	GND	V(I/O)	PXI_BRSVB4	RSV	GND	RSV	GND	
3	GND	PXI_LBR7	GND	PXI_LBR8	PXI_LBR9	PXI_LBR10	GND	
2	GND	PXI_LBR11	PXI_LBR12	UNC	PXI_STAR7	PXI_STAR8	GND	
1	GND	PXI_STAR9	GND	PXI_STAR10	PXI_STAR11	PXI_STAR12	GND	
25	GND	5 V	REQ64#	ENUM#	3.3 V	5 V	GND	J1
24	GND	AD[1]	5 V	V(I/O)	AD[0]	ACK64#	GND	
23	GND	3.3 V	AD[4]	AD[3]	5 V	AD[2]	GND	
22	GND	AD[7]	GND	3.3 V	AD[6]	AD[5]	GND	
21	GND	3.3 V	AD[9]	AD[8]	M66EN	C/BE[0]#	GND	
20	GND	AD[12]	GND	V(I/O)	AD[11]	AD[10]	GND	
19	GND	3.3 V	AD[15]	AD[14]	GND	AD[13]	GND	
18	GND	SERR#	GND	3.3 V	PAR	C/BE[1]#	GND	
17	GND	3.3 V	IPMB_SCL	IPMB_SDA	GND	PERR#	GND	
16	GND	DEVSEL#	GND	V(I/O)	STOP#	LOCK#	GND	
15	GND	3.3 V	FRAME#	IRDY#	BD_SEL#	TRDY#	GND	

表 C.3 (续)

引脚	Z	A	B	C	D	E	F	连接器
14~12	Key Area							J1
11	GND	AD[18]	AD[17]	AD[16]	GND	C/BE[2]#	GND	
10	GND	AD[21]	GND	3.3 V	AD[20]	AD[19]	GND	
9	GND	C/BE[3]#	IDSEL	AD[23]	GND	AD[22]	GND	
8	GND	AD[26]	GND	V(I/O)	AD[25]	AD[24]	GND	
7	GND	AD[30]	AD[29]	AD[28]	GND	AD[27]	GND	
6	GND	REQ#	GND	3.3 V	CLK	AD[31]	GND	
5	GND	BRSVP1A5	BRSVP1B5	RST#	GND	GNT#	GND	
4	GND	IPMB_PWR	HEALTHY#	V(I/O)	INTP	INTS	GND	
3	GND	INTA#	INTB#	INTC#	5 V	INTD#	GND	
2	GND	TCK	5 V	TMS	TDO	TDI	GND	
1	GND	5 V	-12 V	TRST#	+12 V	5 V	GND	

C.4 PXI 总线定时仪器模块 64 位总线信号引脚定义见表 C.4。

表 C.4 PXI 总线定时仪器模块 64 位总线信号引脚定义

引脚	Z	A	B	C	D	E	F	连接器
22	GND	GA4	GA3	GA2	GA1	GA0	GND	J2
21	GND	<b>PXI_LBR0</b>	RSV	<b>PXI_LBR1</b>	<b>PXI_LBR2</b>	<b>PXI_LBR3</b>	GND	
20	GND	<b>PXI_LBR4</b>	<b>PXI_LBR5</b>	<b>PXI_STAR0</b>	GND	<b>PXI_STAR1</b>	GND	
19	GND	<b>PXI_STAR2</b>	RSV	<b>PXI_STAR3</b>	<b>PXI_STAR4</b>	<b>PXI_STAR5</b>	GND	
18	GND	<b>PXI_TRIG3</b>	<b>PXI_TRIG4</b>	<b>PXI_TRIG5</b>	GND	<b>PXI_TRIG6</b>	GND	
17	GND	<b>PXI_TRIG2</b>	GND	RSV	<b>PXI_CLK10_IN</b>	<b>PXI_CLK10</b>	GND	
16	GND	<b>PXI_TRIG1</b>	<b>PXI_TRIG0</b>	RSV	GND	<b>PXI_TRIG7</b>	GND	
15	GND	<b>PXI_BRSVA15</b>	GND	RSV	<b>PXI_STAR6</b>	<b>PXI_LBR6</b>	GND	
14	GND	AD[35]	AD[34]	AD[33]	GND	AD[32]	GND	
13	GND	AD[38]	GND	V(I/O)	AD[37]	AD[36]	GND	
12	GND	AD[42]	AD[41]	AD[40]	GND	AD[39]	GND	
11	GND	AD[45]	GND	V(I/O)	AD[44]	AD[43]	GND	
10	GND	AD[49]	AD[48]	AD[47]	GND	AD[46]	GND	
9	GND	AD[52]	GND	V(I/O)	AD[51]	AD[50]	GND	
8	GND	AD[56]	AD[55]	AD[54]	GND	AD[53]	GND	
7	GND	AD[59]	GND	V(I/O)	AD[58]	AD[57]	GND	
6	GND	AD[63]	AD[62]	AD[61]	GND	AD[60]	GND	

表 C.4 (续)

引脚	Z	A	B	C	D	E	F	连接器	
5	GND	C/BE[5] #	GND	V(I/O)	C/BE[4] #	PAR64	GND	J2	
4	GND	V(I/O)	<b>PXI_BRSVB4</b>	C/BE[7] #	GND	C/BE[6] #	GND		
3	GND	<b>PXI_LBR7</b>	GND	<b>PXI_LBR8</b>	<b>PXI_LBR9</b>	<b>PXI_LBR10</b>	GND		
2	GND	<b>PXI_LBR11</b>	<b>PXI_LBR12</b>	UNC	<b>PXI_STAR7</b>	<b>PXI_STAR8</b>	GND		
1	GND	<b>PXI_STAR9</b>	GND	<b>PXI_STAR10</b>	<b>PXI_STAR11</b>	<b>PXI_STAR12</b>	GND		
25	GND	5 V	REQ64 #	ENUM #	3.3 V	5 V	GND		J1
24	GND	AD[1]	5 V	V(I/O)	AD[0]	ACK64 #	GND		
23	GND	3.3 V	AD[4]	AD[3]	5 V	AD[2]	GND		
22	GND	AD[7]	GND	3.3 V	AD[6]	AD[5]	GND		
21	GND	3.3 V	AD[9]	AD[8]	M66EN	C/BE[0] #	GND		
20	GND	AD[12]	GND	V(I/O)	AD[11]	AD[10]	GND		
19	GND	3.3 V	AD[15]	AD[14]	GND	AD[13]	GND		
18	GND	SERR #	GND	3.3 V	PAR	C/BE[1] #	GND		
17	GND	3.3 V	IPMB_SCL	IPMB_SDA	GND	PERR #	GND		
16	GND	DEVSEL #	GND	V(I/O)	STOP #	LOCK #	GND		
15	GND	3.3 V	FRAME #	IRDY #	BD_SEL #	TRDY #	GND		
14~ 12	Key Area								
11	GND	AD[18]	AD[17]	AD[16]	GND	C/BE[2] #	GND		
10	GND	AD[21]	GND	3.3 V	AD[20]	AD[19]	GND		
9	GND	C/BE[3] #	IDSEL	AD[23]	GND	AD[22]	GND		
8	GND	AD[26]	GND	V(I/O)	AD[25]	AD[24]	GND		
7	GND	AD[30]	AD[29]	AD[28]	GND	AD[27]	GND		
6	GND	REQ #	GND	3.3 V	CLK	AD[31]	GND		
5	GND	BRSVP1A5	BRSVP1B5	RST #	GND	GNT #	GND		
4	GND	IPMB_PWR	HEALTHY #	V(I/O)	INTP	INTS	GND		
3	GND	INTA #	INTB #	INTC #	5 V	INTD #	GND		
2	GND	TCK	5 V	TMS	TDO	TDI	GND		
1	GND	5 V	-12 V	TRST #	+12 V	5 V	GND		

C.5 PXI 总线仪器(除定时仪器)模块 32 位总线信号引脚定义见表 C.5。

表 C.5 PXI 总线仪器(除定时仪器)模块 32 位总线信号引脚定义

引脚	Z	A	B	C	D	E	F	连接器	
22	GND	GA4	GA3	GA2	GA1	GA0	GND	J2	
21	GND	PXI_LBR0	RSV	PXI_LBR1	PXI_LBR2	PXI_LBR3	GND		
20	GND	PXI_LBR4	PXI_LBR5	PXI_LBL0	GND	PXI_LBL1	GND		
19	GND	PXI_LBL2	RSV	PXI_LBL3	PXI_LBL4	PXI_LBL5	GND		
18	GND	PXI_TRIG3	PXI_TRIG4	PXI_TRIG5	GND	PXI_TRIG6	GND		
17	GND	PXI_TRIG2	GND	RSV	PXI_STAR	PXI_CLK10	GND		
16	GND	PXI_TRIG1	PXI_TRIG0	RSV	GND	PXI_TRIG7	GND		
15	GND	PXI_BRSVA15	GND	RSV	PXI_LBL6	PXI_LBR6	GND		
14	GND	RSV	RSV	RSV	GND	RSV	GND		
13	GND	RSV	GND	V(I/O)	RSV	RSV	GND		
12	GND	RSV	RSV	RSV	GND	RSV	GND		
11	GND	RSV	GND	V(I/O)	RSV	RSV	GND		
10	GND	RSV	RSV	RSV	GND	RSV	GND		
9	GND	RSV	GND	V(I/O)	RSV	RSV	GND		
8	GND	RSV	RSV	RSV	GND	RSV	GND		
7	GND	RSV	GND	V(I/O)	RSV	RSV	GND		
6	GND	RSV	RSV	RSV	GND	RSV	GND		
5	GND	RSV	64EN #	V(I/O)	RSV	RSV	GND		
4	GND	V(I/O)	PXI_BRSVB4	RSV	GND	RSV	GND		
3	GND	PXI_LBR7	GND	PXI_LBR8	PXI_LBR9	PXI_LBR10	GND		
2	GND	PXI_LBR11	PXI_LBR12	UNC	PXI_LBL7	PXI_LBL8	GND		
1	GND	PXI_LBL9	GND	PXI_LBL10	PXI_LBL11	PXI_LBL12	GND		
25	GND	5 V	REQ64 #	ENUM #	3.3 V	5 V	GND		J1
24	GND	AD[1]	5 V	V(I/O)	AD[0]	ACK64 #	GND		
23	GND	3.3 V	AD[4]	AD[3]	5 V	AD[2]	GND		
22	GND	AD[7]	GND	3.3 V	AD[6]	AD[5]	GND		
21	GND	3.3 V	AD[9]	AD[8]	M66EN	C/BE[0] #	GND		
20	GND	AD[12]	GND	V(I/O)	AD[11]	AD[10]	GND		
19	GND	3.3 V	AD[15]	AD[14]	GND	AD[13]	GND		
18	GND	SERR #	GND	3.3 V	PAR	C/BE[1] #	GND		
17	GND	3.3 V	IPMB_SCL	IPMB_SDA	GND	PERR #	GND		
16	GND	DEVSEL #	GND	V(I/O)	STOP #	LOCK #	GND		
15	GND	3.3 V	FRAME #	IRDY #	BD_SEL #	TRDY #	GND		

表 C.5 (续)

引脚	Z	A	B	C	D	E	F	连接器
14~12	Key Area							J1
11	GND	AD[18]	AD[17]	AD[16]	GND	C/BE[2]#	GND	
10	GND	AD[21]	GND	3.3 V	AD[20]	AD[19]	GND	
9	GND	C/BE[3]#	IDSEL	AD[23]	GND	AD[22]	GND	
8	GND	AD[26]	GND	V(I/O)	AD[25]	AD[24]	GND	
7	GND	AD[30]	AD[29]	AD[28]	GND	AD[27]	GND	
6	GND	REQ#	GND	3.3 V	CLK	AD[31]	GND	
5	GND	BRSVP1A5	BRSVP1B5	RST#	GND	GNT#	GND	
4	GND	IPMB_PWR	HEALTHY#	V(I/O)	INTP	INTS	GND	
3	GND	INTA#	INTB#	INTC#	5 V	INTD#	GND	
2	GND	TCK	5 V	TMS	TDO	TDI	GND	
1	GND	5 V	-12 V	TRST#	+12 V	5 V	GND	

C.6 PXI 总线仪器(除定时仪器)模块 64 位总线信号引脚定义见表 C.6。

表 C.6 PXI 总线仪器(除定时仪器)模块 64 位总线信号引脚定义

引脚	Z	A	B	C	D	E	F	连接器
22	GND	GA4	GA3	GA2	GA1	GA0	GND	J2
21	GND	<b>PXI_LBR0</b>	RSV	<b>PXI_LBR1</b>	<b>PXI_LBR2</b>	<b>PXI_LBR3</b>	GND	
20	GND	<b>PXI_LBR4</b>	<b>PXI_LBR5</b>	<b>PXI_LBL0</b>	GND	<b>PXI_LBL1</b>	GND	
19	GND	<b>PXI_LBL2</b>	RSV	<b>PXI_LBL3</b>	<b>PXI_LBL4</b>	<b>PXI_LBL5</b>	GND	
18	GND	<b>PXI_TRIG3</b>	<b>PXI_TRIG4</b>	<b>PXI_TRIG5</b>	GND	<b>PXI_TRIG6</b>	GND	
17	GND	<b>PXI_TRIG2</b>	GND	RSV	<b>PXI_STAR</b>	<b>PXI_CLK10</b>	GND	
16	GND	<b>PXI_TRIG1</b>	<b>PXI_TRIG0</b>	RSV	GND	<b>PXI_TRIG7</b>	GND	
15	GND	<b>PXI_BRSVA15</b>	GND	RSV	<b>PXI_LBL6</b>	<b>PXI_LBR6</b>	GND	
14	GND	AD[35]	AD[34]	AD[33]	GND	AD[32]	GND	
13	GND	AD[38]	GND	V(I/O)	AD[37]	AD[36]	GND	
12	GND	AD[42]	AD[41]	AD[40]	GND	AD[39]	GND	
11	GND	AD[45]	GND	V(I/O)	AD[44]	AD[43]	GND	
10	GND	AD[49]	AD[48]	AD[47]	GND	AD[46]	GND	
9	GND	AD[52]	GND	V(I/O)	AD[51]	AD[50]	GND	
8	GND	AD[56]	AD[55]	AD[54]	GND	AD[53]	GND	
7	GND	AD[59]	GND	V(I/O)	AD[58]	AD[57]	GND	
6	GND	AD[63]	AD[62]	AD[61]	GND	AD[60]	GND	

表 C.6 (续)

引脚	Z	A	B	C	D	E	F	连接器	
5	GND	C/BE[5] #	GND	V(I/O)	C/BE[4] #	PAR64	GND	J2	
4	GND	V(I/O)	PXI_BRSVB4	C/BE[7] #	GND	C/BE[6] #	GND		
3	GND	PXI_LBR7	GND	PXI_LBR8	PXI_LBR9	PXI_LBR10	GND		
2	GND	PXI_LBR11	PXI_LBR12	UNC	PXI_LBL7	PXI_LBL8	GND		
1	GND	PXI_LBL9	GND	PXI_LBL10	PXI_LBL11	PXI_LBL12	GND		
25	GND	5 V	REQ64 #	ENUM #	3.3 V	5 V	GND	J1	
24	GND	AD[1]	5 V	V(I/O)	AD[0]	ACK64 #	GND		
23	GND	3.3 V	AD[4]	AD[3]	5 V	AD[2]	GND		
22	GND	AD[7]	GND	3.3 V	AD[6]	AD[5]	GND		
21	GND	3.3 V	AD[9]	AD[8]	M66EN	C/BE[0] #	GND		
20	GND	AD[12]	GND	V(I/O)	AD[11]	AD[10]	GND		
19	GND	3.3 V	AD[15]	AD[14]	GND	AD[13]	GND		
18	GND	SERR #	GND	3.3 V	PAR	C/BE[1] #	GND		
17	GND	3.3 V	IPMB_SCL	IPMB_SDA	GND	PERR #	GND		
16	GND	DEVSEL #	GND	V(I/O)	STOP #	LOCK #	GND		
15	GND	3.3 V	FRAME #	IRDY #	BD_SEL #	TRDY #	GND		
14~ 12	Key Area								
11	GND	AD[18]	AD[17]	AD[16]	GND	C/BE[2] #	GND		
10	GND	AD[21]	GND	3.3 V	AD[20]	AD[19]	GND		
9	GND	C/BE[3] #	IDSEL	AD[23]	GND	AD[22]	GND		
8	GND	AD[26]	GND	V(I/O)	AD[25]	AD[24]	GND		
7	GND	AD[30]	AD[29]	AD[28]	GND	AD[27]	GND		
6	GND	REQ #	GND	3.3 V	CLK	AD[31]	GND		
5	GND	BRSVP1A5	BRSVP1B5	RST #	GND	GNT #	GND		
4	GND	IPMB_PWR	HEALTHY #	V(I/O)	INTP	INTS	GND		
3	GND	INTA #	INTB #	INTC #	5 V	INTD #	GND		
2	GND	TCK	5 V	TMS	TDO	TDI	GND		
1	GND	5 V	-12 V	TRST #	+12 V	5 V	GND		

C.7 PXI 总线模块信号引脚说明见表 C.7。

表 C.7 PXI 总线模块信号引脚说明

序号	信号名称	注释	备注
1	PXI_TRIG1~PXI_TRIG7	触发信号	PXI 特定信号
2	PXI_LBR0~PXI_LBR12	右侧本地总线信号	PXI 特定信号
3	PXI_LBL0~PXI_LBL12	左侧本地总线信号	PXI 特定信号
4	PXI_STAR0~ PXI_STAR12	星型触发信号	PXI 特定信号
5	RSV,BP(I/O)	保留,背板 I/O	—
6	CLK1~CLK6	时钟信号	—
7	PXI_BRSVA15;PXI_BRSVB4; BRSVP1A5;BRSVP1B5	预留信号	带 PXI 标志的为 PXI 特定信号
8	TCK;TMS;TDO;TDI	边缘扫描测试信号	—
9	AD[0]~AD[63]	地址、数据信号	—
10	C/BE[0]#~C/BE[3]#	命令/字节使能信号	—
11	REQ1#~REQ6#;REQ#	总线请求信号	—
12	GNT0#~GNT4#;GNT#	总线允许信号	—
13	INTA#;INTB#;INTC#;INTD#	中断请求信号	—
14	INTP	控制中断信号	—
15	INTS	串行中断信号	—
16	REQ64#	64 位使能信号	—
17	ACK64#	64 位应答信号	—
18	ENUM#	热插拔信号	—
19	PAR	AD0-31 & C/BE0-3 偶校验信号	—
20	GND	地信号	—
21	3.3 V;5 V;+12 V;-12 V	电源	—
22	RST#	复位信号	—
23	DEVSEL#	仪器选择信号	—
24	V(I/O)	+3.3 VDC or +5 VDC I/O 电源	—
25	SERR#	系统错误	—
26	STOP#	停止转换时钟	—
27	FRAME#	PCI 周期帧同步信号	—
28	IRDY#	PCI 周期发起者准备	—
29	TRDY#	PCI 周期目标准备	—
30	LOCK#	总线锁定	—
31	PERR#	偶校验错误	—
32	IPMB_SCL,IPMB_SDA,IPMB_PWR	智能平台管理总线	—
33	IDSEL	板选信号	—
34	M66EN	时钟状态标志信号	66 MHz 或 33 MHz 时钟
35	GA0~GA4	物理地址	—

参 考 文 献

- [1] PCI局部总线规范 第2.3版,10-31 2001.
-